Mes compétences :
Electronique des systèmes embarqués
Entreprises
Thales via LR Technologies
- Ingénieur en conception et développement FPGA
Courbevoie2017 - maintenant
Sodern via LR Technologies
- Ingénieur en conception et développement FPGA
2016 - 2017Travail sur deux équipements pilotant deux caméras respectives à bord d’un satellite météorologique.
Réalisation de la conception des designs FPGA des deux équipements du projet pour la partie électronique front end à partir des spécifications FPGA.
Le FPGA reçoit des télécommandes clientes via une liaison SpaceWire pour séquencer le détecteur, puis renvoie les pixels appropriés de deux chaines vidéo avec les télémesures correspondantes tout en gérant la température du détecteur
Réalisations :
• Séquencement du détecteur avec paramétrages par télécommandes.
- Gestion de la synchronisation entre les télécommandes reçues et les états de la FSM, et gestion des différents cycles requis.
- Transfert d’une image de 520 lignes et 270 colonnes à 250 KHz avec autotests pires cas effectués pour les télécommandes d’entrées.
• Acquisition de la vidéo en pilotant un ADC 14 bits à 12 MHz et traitement de la vidéo.
• Acquisitions de télémesures analogiques en pilotant un ADC 12 bits à 12 MHz.
• Générateur de patterns de tests, afin de remplacer les pixels en reconstituant une image séquentiellement. (Vérification du pattern par l’écriture dans un fichier texte des valeurs des pixels générés).
• Encodage et décodage de paquets SpaceWire pour la réception des télécommandes (avec gestion d’erreurs et acceptation/rejet des paquets dans un temps donné), et pour l’envoi des télémesures et des pixels correspondants.
Airbus Defence and Space via SII
- Ingénieur en conception et développement FPGA
2016 - 2016Conception d'un module d'interfaçage entre deux modules de traitement d'images existants
- Transmission des parties de l’image (BDLs) à taille variable (1024x12, 1024x16, 1024x4)
- Passage d’un raster scan Y (séquencement colonne par colonne) au sein du BDL en raster scan Y au sein de chaque bloc interne aux BDLs de l’image.
- Utilisation de trois mémoires 64x18, quatre modes d'adressage différents (2 en lecture, 2 en écriture)
Altran France
- Ingénieur en conception et développement FPGA
Vélizy-Villacoublay2015 - 2015Travail sur un système embarqué d'horodatage et de synchronisation d'images en temps réel en sur FPGA et microprocesseur, dans le domaine de l'imagerie médicale.
Le travail fait partie du projet de recherche Medic@ dont l'objectif est un système de réalité augmentée sur chirurgie non-intrusive dans un bloc opératoire.
- Synchronisation en temps réel des flux vidéo provenant d’équipements médicaux d’une salle d’opération
- Développement de la plateforme, spécifications de l’architecture
- Travail sur la partie FPGA, tests de la chaîne complète (Quartus 2, Modelsim)
EDA Expert
- Ingénieur Technico-Commercial
2014 - 2014 Création de tutoriels de logiciels (Altium, Ultra Librarian, IO Checker, Tasking) pour Thalès, Schneider, PSA
- Prospection clients par téléphone
- Rendez-vous fournisseurs pour le descriptif et le suivi des produits
International Master of Business Administration (IMBA)
Heriot-Watt University (Edinburgh)
Edinburgh2014 - 2014N/A
- Echange universitaire de 5 mois à Edimbourg (Ecosse) – Heriot Watt University (www.hw.ac.uk)
Computer architecture and Embedded systems
Signals and Systems
Electromechanical Systems
Enterprise and its Business environment
Finaliste du concours de Business Plan pour le cours « enterprise and its business environment ». Classé 3ème parmi une centaine de groupes d’étudiants.
Présentation du proje
Cliquez pour modifier la description de la formationOutils FPGA, ARM, CORTEX, EDA
Logiciels et OS embarqués, développement Linux, informatique temps réel, énergie embarquée
Projet Master 2: Système d’assistance à l’assise et la gestion d’urgences pour personnes à mobilité réduite
- Programmation en C sur Cortex M0 avec un kit de développement KDS
- Capteurs infrarouge sur fauteuil pour le guidage
